三维集成与先进封装技术 | CCF数图焦点第7期

阅读量:940 2022-01-08 收藏本文

点击底部“阅读原文”可浏览《CCF数图焦点》第7期详细内容

本期摘要

摩尔定律在几十年间是半导体行业发展的指挥棒。随着特征尺寸缩小，拥有相同晶体管数目的芯片的生产成本大大降低，而且同时晶体管的性能也随着特征尺寸缩小而提升。然而，随着芯片工艺日益精细，最新工艺走到了2nm（IBM在2021年12月推出2nm芯片，随后台积电也宣布2nm取得重大突破），物理尺寸接近极限，摩尔定律遇到发展瓶颈，但市场对芯片性能的要求却没有降低。在这种情况下，业界提出在More Moore、More than Moore、和Beyond Moore三个方向上进行多方位的探索。在More than Moore这个方向上，主要聚焦的是集成电路的升维与系统级的封装，即通过三维堆叠和先进封装技术来提升单颗芯片的功能和性能。

三维堆叠技术给IC芯片带来诸多可能，但同时对设计、验证、制造和测试也带来了诸多挑战，学术界和产业界纷纷投入大量资源，推动集成电路的创新和发展。在存储领域首先迎来了3D时代，三星、美光、东芝、英特尔和我国的长江存储均推出了3D存储产品。而在逻辑芯片领域，最早商用的是成本相对较低的2.5D封装技术，如台积电主推的CoWoS和三星主推的Wide-IO平台。

三维堆叠技术可以实现异质集成，即把各种基于不同工艺生产的晶片（芯粒，chiplet）集成在同一封装内，比如适合在成熟低端工艺上生产的模拟、射频等晶片，与对高端高密度工艺需求更高的数字晶片封装在一起，用RDL、Fan-out、TSV等技术工艺和高速接口进行互联，构建封装内系统(SiP)。

三维集成和先进封装技术已经成为推动处理器性能提升的主要驱动力之一。越来越多的学者和工程师在这一领域进行着卓越的创新，推动集成电路技术发展。

在CCF的数字图书馆中，介绍三维集成和先进封装的数字资源相对较少，但也有许多优秀的作者和讲者贡献了精彩的作品。制作本期数图专辑，从设计、工具、制造、测试等角度组织了10篇文章和视频，希望能够有更多的国内从业者关注这一领域的研究与进展。