ADL172《RISC-V+AI关键技术》开启报名
CCF学科前沿讲习班
CCF Advanced Disciplines Lectures
CCFADL第172期
主题 RISC-V+AI关键技术
2026年8月7日-9日 北京
信息技术的演进具有鲜明的代际特征,每一代都催生出与之深度绑定的处理器生态:PC时代成就了x86,移动互联时代崛起了ARM。如今,AI时代正对算力提出前所未有的新需求——尤其是大模型与智能体的爆发,使得计算架构面临性能、灵活性与能效的多重挑战。RISC-V凭借其开放、模块化、可深度定制的指令集标准,有望成为支撑AI多样化算力需求的新一代生态基石。
本次讲习班特邀9位来自国内知名高校与科研机构的专家学者,围绕“RISC-V+AI”生态作系列专题报告。内容将覆盖CPU通用计算芯片架构、AI智算芯片设计、AI软件栈、跨层协同优化、安全机制、存算一体新型架构等关键方向,系统分享最新研究成果与工程实践经验。这既为科研人员把握技术演进趋势提供了全景视角,也为产业界探索RISC-V+AI的落地路径带来了宝贵参考,有助于推动RISC-V生态在智能时代的创新与发展。
学术主任:包云岗 中国科学院计算技术研究所/谢涛 北京大学
主办单位:中国计算机学会
活动日程:
学术主任
中国科学院计算技术研究所
简介:包云岗,中国科学院计算技术研究所副所长、研究员,北京开源芯片研究院首席科学家,RISC-V国际协会理事。长期从事计算机体系结构前沿研究,带领团队在国内率先开展了一系列开源芯片实践,包括开源高性能RISC-V处理器“香山”项目、“一生一芯”计划等,在RISC-V国际社区形成积极影响力,入选《IEEE Micro》评选的2022年度领域全球十二大亮点成果、2024年度中关村论坛十项重大科技成果、2024年度RISC-V国际协会技术领导力奖等。他入选国家领军人才计划,享受国务院政府特殊津贴,曾获“CCF-IEEE CS”青年科学家奖、北京市“最美科技工作者”、共青团中央“全国向上向善好青年”、中国科学院先进个人等荣誉称号。
北京大学
简介:谢涛,CCF会士,CCF系统软件专委会主任,北京大学讲席教授,复旦大学先进计算系统研究院院长,欧洲科学院外籍院士,中国电子学会、AAAS、ACM、IEEE 学会会士。任北京通明湖信息技术应用创新中心主任、理事长,上海开放计算系统研究院院长等。曾任美国伊利诺伊大学香槟分校(UIUC)计算机系正教授。包揽国际计算机学会软件工程领域(ACM SIGSOFT)三大国际奖项(杰出研究奖,有影响力教育工作者奖,杰出服务奖),成为全球第三位、北美外首位大满贯得主。曾获国家海外杰青,科学探索奖,美国国家自然科学基金青年职业奖等。主要研究领域包括软件工程,操作系统,可信人工智能,RISC-V。
特邀讲者(按照姓氏拼音排序)
中国科学院计算技术研究所
讲者简介:中国科学院计算技术研究所副所长、研究员,北京开源芯片研究院首席科学家,RISC-V国际协会理事。长期从事计算机体系结构前沿研究,带领团队在国内率先开展了一系列开源芯片实践,包括开源高性能RISC-V处理器“香山”项目、“一生一芯”计划等,在RISC-V国际社区形成积极影响力,入选《IEEE Micro》评选的2022年度领域全球十二大亮点成果、2024年度中关村论坛十项重大科技成果、2024年度RISC-V国际协会技术领导力奖等。他入选国家领军人才计划,享受国务院政府特殊津贴,曾获“CCF-IEEE CS”青年科学家奖、北京市“最美科技工作者”、共青团中央“全国向上向善好青年”、中国科学院先进个人等荣誉称号。
报告题目:AI时代需要什么CPU与设计方法?——RISC-V+开源芯片案例
报告摘要:AI时代,大模型与智能体的快速发展对算力提出了全新需求,CPU在AI场景中的关键作用愈发凸显。本报告聚焦面向AI时代的RISC-V生态要素,重点探讨CPU架构设计与敏捷开发方法,并结合开源芯片案例,分析如何通过灵活、高效的开发范式满足多样化算力需求,为处理器创新提供实践参考。
中国科学院计算技术研究所
讲者简介:高明晋,中科院计算所副研究员、硕士生导师、中科院青促会会员。主要研究方向为开源处理器微架构、处理器敏捷设计、无线信号处理等。主持工信部工业互联网创新发展工程项目(子课题)、北京市科技计划、中科院人才类项目,作为核心骨干参与国家科技重大专项、国家科技支撑计划课题等多项课题。相关成果及方法在IEEE Transactions on Services Computing、IEEE Transactions on Mobile Computing、IEEE Communications Magazine等国内外重要学术期刊和国际会议上发表相关论文10余篇,申请国家发明专利30余项。成果亮相国家“十二五”科技创新成果展、2018全国科技周等。
报告题目:面向AI应用的RISC-V矩阵扩展指令集与加速器
报告摘要:随着AI工作负载从云端训练向边缘推理、端侧多模态交互等场景渗透,计算架构对高能效、灵活性和可定制性的需求急剧攀升。RISC-V凭借其开放、模块化、可扩展的指令集架构特性,正迅速成为AI加速器设计的重要可选路径。本报告将围绕RISC-V AI指令集与加速器设计,展开三方面内容:第一,报告将梳理并讨论当前基于RISC-V进行AI加速器设计的不同思路。第二,报告将介绍RISC-V AI矩阵扩展指令集的最新标准化进展,包括操作定义、指令编码等。第三,报告将分享基于RISC-V AI矩阵扩展指令集的仿真器设计与加速器IP实现思路。 报告将讨论如何构建高效的功能仿真与性能评估平台,以支持早期指令集验证、算法验证与微架构探索。同时,报告将分享基于该指令集的可配置、可扩展的AI加速器IP设计的思路与最新进展。
中国科学院信息工程研究所
讲者简介:侯锐,中国科学院信息工程研究所研究员,副所长,网络空间安全防御全国重点实验室主任,获得国家杰青、优青项目资助。主要研究方向是处理器芯片设计与安全,数据安全、机密计算等。长期从事国产自主安全可控高性能处理器芯片的研制和开发。
报告题目:RISC-V高性能处理器安全
报告摘要:针对高性能RISC-V处理器在规模化应用中面临的硬件安全风险,本文构建完整的处理器安全防御体系。报告从架构安全、微体系结构安全、漏洞挖掘工具、安全标准四个方面开展梳理与总结。首先,围绕处理器体系结构安全,介绍RISC-V可信执行环境、安全指令集扩展、非对称安全架构等核心防护技术,说明其在信任链构建、权限隔离、数据保护方面的防御能力,保障高性能计算场景下的运行安全。其次,针对微体系结构安全问题,梳理侧信道信息泄露的主要成因与攻击特征,总结面向缓存、分支预测、时序异常等硬件行为的防御方法,实现底层硬件执行行为的安全管控。再次,介绍RISC-V芯片的常见安全漏洞类型,归纳对应的漏洞挖掘方法与检测工具,形成漏洞发现与分析的技术路径。最后,梳理国内外RISC-V处理器相关安全规范与技术标准,对比当前行业合规要求。报告总结了现阶段RISC-V高性能处理器的安全短板与发展趋势,可为国产高性能RISC-V处理器安全架构设计、防护方案部署与标准化落地提供参考。
中移(苏州)软件技术有限公司
讲者简介:刘亚南,中国移动云公司芯片技术总监、CCF体系结构与集成电路专委执委,曾任职中兴微电子,从事ARM CPU、RISC-V CPU及无线基带芯片研发,20多年芯片从业经历,从通算到智算,从芯片到生态,对云计算及数据中心产业,有一定的理解与洞察。
报告题目:RISC-V重构数据中心AI算力底座:从生态基础到产业落地
报告摘要:大模型商业化加速兑现,Anthropic ARR飙升至700亿美金并首次实现盈利,AI正从技术军备竞赛迈入规模化商业突破阶段。中国移动布局MoMA多模型智能平台,汇聚300余款业界主流模型,支持多款主流国产AI芯片,建成规模化“词元超市”。RISC-V凭借开放指令集与架构级可定制优势,为数据中心提供全新算力路径。本报告将聚焦RISC-V在通算云主机/裸金属、存储服务器、智算机头CPU、Agentic CPU等场景的落地目标,剖析生态挑战与突破路径,展望RISC-V如何重塑数据中心AI算力格局,打造普惠、高效、共赢的智能新时代。
阿里巴巴达摩院
讲者简介:苏中,在人工智能领域深耕二十余年,现任阿里巴巴达摩院资深技术专家,同时担任RISC-V国际基金会技术委员会委员、AME矩阵扩展指令工作组主席。此前曾任知合计算AI首席科学家、阿里研究院未来技术中心负责人,IBM中国研究院大数据及人工智能研究方向负责人。在IBM任职期间,当选IBM全球技术委员会委员、大中华区技术专家委员会主席。曾经兼任南开大学兼职教授与上海交通大学计算机系客座教授。拥有发明专利100余项,在国际顶级会议及期刊发表学术论文百余篇,谷歌学术引用超过10,000次,荣获2020年ACM SIGKDD时间检验奖(Test of Time Award)、多次IBM全球技术成就奖,并两次获得IBM全球杰出技术成就奖。现担任中国计算机学会人工智能专委会常务委员、中国中文信息学会理事。苏中毕业于清华大学计算机系,获工学博士学位。
报告题目:Agentic AI给RISC-V带来的机遇与挑战
报告摘要:Agentic AI标志着人工智能从被动生成内容向自主感知、决策与执行的范式跃迁。在这一转变中,CPU的角色正从GPU的配角上升为系统智能中枢。在密集的Agent场景中,推理延迟主要源于频繁的工具调用与多步骤任务编排,这些环节本质上由CPU主导,推动CPU与GPU的配比从显著失衡走向新的均衡。这一算力格局的深层重构,为RISC-V在长期由x86和Arm主导的服务器市场打开战略窗口。以玄铁C950为代表的高性能RISC-V处理器,以通用计算与AI推理深度融合加开源生态的差异化路线,已实现对千亿参数大模型的原生推理支持。围绕Agentic AI算力底座的全球竞争已全面展开。
中国科学院软件研究所
讲者简介:武延军,中国科学院软件研究所所长、总工程师,研究员、博士生导师。CCF杰出会员、系统软件专委会执行委员、开源技术委员会执行委员。主持多项国家级重大科研项目,在国内外重要期刊和会议上发表论文100余篇,获得专利50余项。先后入选北京市科技新星、中国科学院青促会优秀会员、国家级领军人才计划等。曾担任开放原子基金会开源安全委员会主席,openEuler社区副主席。现担任OpenHarmony项目技术指导委员会委员,中电标协RISC-V工委会(RVEI)会长。2019年发起“源图”开源软件供应链基础设施建设。2024年发起“如意”RISC-V原生基础软件社区,开展openRuyi、RuyiSDK和RuyiAI三大组件开源共建。近年来带领团队致力于发展RISC-V基础软件生态,在多个上游开源社区开展广泛贡献。团队成员担任RISC-V国际基金会(RVI)多项重要社区职位,获得RVI颁发的社区贡献者奖、技术领导者奖、社区领导者奖等多个奖项,牵头openEuler和OpenHarmony的RISC-V SIG组。当前主要研究兴趣是围绕RISC-V指令集对开源基础软件栈的重构,推动RISC-V成为国际指令集标准。
报告题目:AI时代的RISC-V原生基础软件
报告摘要:指令集规范是基础软件设计与实现的基本依据。RISC-V开放指令集的崛起,使得编译器、操作系统、基础C库等面临重构的机遇。中国科学院软件研究所从2016年起开展了大量基础软件向RISC-V的移植适配工作,与国内其他机构一道为RISC-V生态发展做出了贡献。然而,单纯的移植适配并不能体现RISC-V开放指令集的优势,以及成为指令集国际标准的初衷。为此,我们开始探索利用AI赋能,对基础软件栈大规模原生重构,把RISC-V作为指令集国际标准,把基础软件对微架构的特定支持细节进行抽象剥离,一方面实现软硬件开发更为彻底的解耦,一方面又使得软硬件可以更加紧密的协同优化,并为未来异构算力融合、领域极限定制奠定技术基础。同时,基于早期BuddyCompiler的工作,“如意”社区历时多年打造了RISC-V原生AI软件栈RuyiAI,推动RISC-V成为AI时代全栈定制的首选指令集。最后,将展望RISC-V与AI结合为操作系统带来的结构性变革机遇,以及未来可能的创新方向。
北京大学
讲者简介:谢涛,CCF会士,CCF系统软件专委会主任,北京大学讲席教授,复旦大学先进计算系统研究院院长,欧洲科学院外籍院士,中国电子学会、AAAS、ACM、IEEE 学会会士。任北京通明湖信息技术应用创新中心主任、理事长,上海开放计算系统研究院院长等。曾任美国伊利诺伊大学香槟分校(UIUC)计算机系正教授。包揽国际计算机学会软件工程领域(ACM SIGSOFT)三大国际奖项(杰出研究奖,有影响力教育工作者奖,杰出服务奖),成为全球第三位、北美外首位大满贯得主。曾获国家海外杰青,科学探索奖,美国国家自然科学基金青年职业奖等。主要研究领域包括软件工程,操作系统,可信人工智能,RISC-V。
报告题目:智能体时代RISC-V+AI OS的发展机遇
报告摘要:为支撑智能体系统的运行,需要完成模型推理、任务调度与跨设备协同,传统软硬件架构存在算力割裂、交互时延高等问题。RISC-V可灵活扩展AI专用计算单元,适配智能体异构算力需求;面向智能体系统的AI OS实现算力统一抽象、智能体运行管控,二者融合构成新型底层计算底座。本报告讨论智能体时代下RISC-V+AI算力芯片及其之上的AI OS的技术和生态优势,分析其发展机遇,从技术攻关、生态共建、场景定制等层面提出发展建议,助力打造基于RISC-V+AI OS的开源开放智能体系统全栈软硬件体系。
复旦大学
讲者简介:杨威,复旦大学特聘教授,国家级领军人才,现任复旦大学先进计算系统研究院常务副院长、上海市开放计算系统研究院副院长。长期从事可信智能软件、智能软件测试与分析、AI 系统软件栈及软件安全研究,并在国际学术共同体中担任重要职务,现任软件工程领域国际权威期刊 ACM Transactions on Software Engineering and Methodology(TOSEM)副主编、Software Testing, Verification and Reliability(STVR)编委等。
报告题目: 从开放指令集到 AI 软件栈:RISC-V 算子生成框架探索
报告摘要:随着 AI 应用对高性能算子的需求不断增长,RISC-V 需要的不仅是开放指令集和硬件扩展,更需要面向 AI 工作负载的系统软件栈。TileLang 作为一种面向高性能 AI kernel 的 tile-level 编程框架,为构建跨硬件的算子生成系统提供了新的抽象基础。讲座将从设计规划角度讨论 TileLang 面向 RISC-V 后端的可能路径,并探讨代码大模型和 agentic 编程方法如何参与算子生成、优化和测试,形成面向 RISC-V AI 生态的自动化系统构建流程。以 TileLang 这样的算子生成框架为中间层,连接上层 AI 模型与下层 RISC-V 硬件能力,从高层算子意图出发,经由中间表示、后端映射、运行反馈和验证机制,逐步打通 RISC-V AI 算子的自动生成路径。通过这一视角,我们将讨论 RISC-V AI 软件栈建设中的关键挑战、潜在技术路线和研究机会。
北京大学
讲者简介:北京大学集成电路学院博导、国家杰青,微纳核芯首席科学家。主要从事存算一体AI芯片设计等领域的研究,成功研制多颗突破当时世界纪录的芯片成果:能效和算力密度综合指标最高的SRAM存算一体原型芯片、突破美1017算力密度禁运红线的SRAM存算一体原型芯片等科研成果。在“芯片设计奥林匹克”ISSCC上发表16篇论文;荣获ISSCC 2023最佳技术论文奖(国内首次)、ISSCC 2021最佳芯片展示奖(国内首次)、2021中国半导体十大研究进展等奖项。主持十三五和十四五国家重点研发计划项目、国家自然基金委“后摩尔重大研究计划”集成(重大)项目等。孵化存算一体芯片企业微纳核芯,首创三维存算一体3D-CIM™和RV-CIM™创新技术,显著提升算力密度、能效和带宽,缓解先进工艺受限问题。
报告题目:RISC-V存算一体(RV-CIM™️)新架构,开启大模型推理万亿新赛道!
报告摘要:随着大模型等人工智能应用的迅猛发展,AI手机、AI PC、AI机器人以及云端Token工厂等对算力芯片的算力、运力、存力都提出了迫切需求,远超摩尔定律时代每18个月翻一番的速率。然而,主要依赖于尺寸微缩和冯诺依曼架构的传统技术路线逐渐逼近物理极限,迫切需要我们寻找后摩尔时代新的Scaling-Law技术路线。报告将首先阐述算力芯片未来的需求发展趋势,以及面临的严峻挑战,进而阐述业内率先提出的三维存算一体3D-CIM™和RISC-V存算一体异构架构(RV-CIM™️)创新技术路线,从而有望探索出一条后摩尔时代算力芯片的Scaling Law方案,支撑AI手机、AI PC、IoT、具身智能、云端Token工厂等大模型应用的发展。
时间:2026年8月7-9日
地址:北京•中国科学院计算技术研究所四层报告厅
报名须知:
1、报名费:CCF学生会员2400元,CCF专业会员2800元,非会员学生3000元,非会员专业人员3600元。食宿交通(费用)自理。根据交费先后顺序,会员优先的原则录取,额满为止。本期ADL为线下活动,请到北京现场参会。(如果有特殊情况,不能到现场参会,可以线上参会,请会前发邮件到adl@ccf.org.cn报备线上参会。线上线下报名注册费用相同。线上会议室号将在会前1天通过邮件发送。)
2、报名截止日期:2026年8月6日。报名请预留不会拦截外部邮件的邮箱。会前1天将通过邮件发送会议注意事项和微信群二维码。如果届时未收到邮件,请务必咨询邮箱adl@ccf.org.cn。
3、咨询邮箱 : adl@ccf.org.cn
缴费方式:
在报名系统中在线缴费或者通过银行转账:
银行转账(支持网银、支付宝):
开户行:招商银行股份有限公司北京海淀科技金融支行
户名:中国计算机学会
账号:110943026510701
报名缴费后,报名系统中显示缴费完成,即为报名成功,不再另行通知。
报名方式:
请选择以下两种方式之一报名:
1、扫描(识别)以下二维码报名:
2、复制以下链接到浏览器报名:
https://conf.ccf.org.cn/ADL172
返回首页



