ADL132《数字前端设计综合EDA技术》开始报名-线上线下同步举办
CCF学科前沿讲习班
The CCF Advanced Disciplines Lectures
CCFADL第132期
主题 数字前端设计综合EDA技术
2022年12月16日~18日 北京
本期CCF学科前沿讲习班ADL132《数字前端设计综合EDA技术》,将讲授数字芯片EDA流程前端的
高层综合、逻辑综合、以及测试综合等步骤的基础理论、前沿研究、以及新兴应用。
本期ADL讲习班邀请了6位来自著名高校与企业科研机构的专家学者做主题报告。他们将普及高层综合的调度、分配、绑定等算法,逻辑优化和工艺映射的理论和方法,以及可测试性设计和测试向量自动生成等技术,讲授新型电路、新的优化模型、新的算法理论对综合技术的影响和推进,也介绍自动驾驶和AI芯片等新兴设计对测试的需求和应用。
第一天,于存玺专家将介绍高层综合和逻辑综合的基础知识和最新研究进展,探讨与工艺无关和工艺相关的优化;梁云专家将介绍高层次综合的基本流程、核心算法,以及实现。第二天,储著飞专家将介绍逻辑综合基础知识,以及精确综合研究进展和发展趋势;罗国杰专家将介绍逻辑综合中的布尔逻辑匹配和工艺映射技术。第三天,钱炜慷专家将讲授面向新型计算范式的逻辑综合;黄宇专家将介绍测试综合的基础知识和在工业界的应用。通过三天教学,旨在带领学员实现对数字前端设计综合EDA技术从基础理论,到前沿科研动态,再到典型应用场景的深入学习与思考。
学术主任:李华伟 研究员 中科院计算技术研究所 / 罗国杰 长聘副教授 北京大学
主办单位:中国计算机学会
协办单位:中国科学院计算技术研究所处理器芯片全国重点实验室
开源电路与系统设计自动化(openDACS)工作委员会
本期ADL主题《数字前端设计综合EDA技术》,由CCF会士、集成电路设计专委秘书长中科院计算所李华伟研究员和北京大学罗国杰副教授担任学术主任,邀请到储著飞(副教授, 宁波大学)、黄宇(EDA首席架构师,华为海思)、梁云(长聘副教授,北京大学)、罗国杰(长聘副教授,北京大学)、钱炜慷(长聘副教授, 上海交通大学)、于存玺(助理教授,美国犹他大学)6位专家做专题讲座。
活动日程:
2022年12月16日(周五) | |
9:00-9:10 | 开班仪式 |
9:10-9:20 | 全体合影 |
9:20-12:20 | 专题讲座1: 高层综合和逻辑综合基础及延伸 于存玺,助理教授,美国犹他大学(在线) |
12:20-14:00 | 午餐 |
14:00-17:00 | 专题讲座2: 高层综合 梁云, 长聘副教授,北京大学 |
2022年12月17日(周六) | |
9:00-12:30 | 专题讲座3: 精确逻辑综合 储著飞,副教授,宁波大学 |
12:30-14:00 | 午餐 |
14:00-17:00 | 专题讲座4: 布尔逻辑匹配与工艺映射技术 罗国杰, 长聘副教授,北京大学 |
2022年12月18日(周日) | |
9:00-12:00 | 专题讲座5: 面向新型计算范式的逻辑综合 钱炜慷,长聘副教授,上海交通大学 |
12:00-13:30 | 午餐 |
13:30-17:00 | 专题讲座6: 测试综合基础及在工业界的应用 黄宇,EDA首席架构师,华为海思 |
特邀讲者:
于存玺,助理教授,美国犹他大学
讲者简介:于存玺,现任美国犹他大学(University of Utah) 助理教授. 主要研究方向包括硬件系统优化,电子设计自动化(EDA),以及机器学习软硬件系统。加入犹他大学之前,曾于Cornell University,EPFL 做博士后研究,以及IBM T.J Watson Research Center任实习研究员,并在2017年于美国University of Massachusetts Amherst获得博士学位。在EDA方向会议DAC, ICCAD, ASPDAC, DATE任程序委员会成员, 以及ICCD, IWLS, ASAP组织委员会成员和 IWLS 2023会议主席。曾获美国NSF CAREER Award (2021)。
报告题目:高层综合和逻辑综合基础及延伸
报告摘要:电子设计自动化(EDA)流程是设计编译和设计优化技术的显式组合,用于完成集成电路的设计。对于数字集成电路设计,高层综合(HLS)和逻辑综合(LS)将初始设计规范的高层硬件描述(例如,SystemC或C)编译为工艺相关的布尔表示(例如,工艺映射后的门级网表)。具体而言,HLS处理更高级别的抽象(例如高级语言中的算法描述)并生成RTL规范;而LS通常生成门级工艺相关的表示、以及设计的RTL描述。由于HLS和LS阶段是EDA流程的初始设计阶段,因此EDA流程的结果质量受到HLS和LS方法的高度影响。本讲座将涵盖HLS和LS的基础知识,例如HLS中的调度、分配、绑定等,以及LS中与工艺无关和工艺相关的优化。最后,本讲座将讨论HLS和LS的最新研究进展。
梁云, 长聘副教授,北京大学
讲者简介:梁云,北京大学集成电路学院长聘副教授, 研究员。研究兴趣包括电子设计自动化EDA和软硬件协同设计。现任ACM Transactions on Embedded Computing Systems (TECS) 和 ACM Transactions on Reconfigurable Technology and Systems (TRETS) 的期刊编委,同时也担任多个顶级领域会议技术评审委员(DAC、ICCAD、 MICRO、 FPGA) 和主席 (ASAP 2019, FPT 2022)。
报告题目:高层综合
报告摘要:伴随集成电路设计的日益复杂,芯片设计方法学也在不断演进。后摩尔时代需要更敏捷的芯片设计方法学,实现芯片的快速设计和迭代。高层综合(High-level synthesis,HLS)工具跨越硬件和软件领域,可以将高层次的算法行为描述自动转化为低层次的电路实现。HLS一直是学术界和工业界的的研究热点之一。本报告会介绍高层综合的基本流程、核心算法,以及实现。
储著飞,副教授,宁波大学
讲者简介:储著飞,博士,宁波大学信息科学与工程学院副教授,博士生导师,入选浙江省高层次人才特殊支持计划,浙江省高校领军人才培养计划,宁波市领军人才,甬江育才工程领军拔尖人才第一层次。担任CCF高级会员,CCF集成电路设计专委执行委员,国际逻辑综合研讨会组委会委员。主要从事集成电路设计自动化中的逻辑综合和物理设计研究,发表学术论文50余篇,授权发明专利10余项,主持国家自然科学基金3项,在开源平台开源了自研的逻辑综合工具ALSO。研究成果荣获浙江省技术发明奖二等奖一次、宁波市科学技术奖一等奖两次,CCFDAC 2021最佳论文奖等。
报告题目: 精确逻辑综合
报告摘要:逻辑综合是电子设计自动化的重要步骤,随着算力逐渐提升和新的计算范式不断涌现,传统基于全局启发式算法的逻辑综合面临新的挑战。启发式算法面临的主要问题是得到一个次优解,随着算力的提升,逻辑优化越来越追求精确解而不满足于次优解。报告首先介绍逻辑综合基础知识,然后分别介绍逻辑函数的表示方法、逻辑优化方法,最后针对精确综合的算法、编码等方面介绍在布尔逻辑网络的面积优化和深度优化方面的精确综合研究进展;最后对精确综合的未来发展趋势进行讨论。
罗国杰, 长聘副教授,北京大学
讲者简介: 罗国杰,CCF集成电路设计专委会的首届执行委员和常务委员,北京大学长聘副教授,ACM TODAES期刊编委。曾获2013年ACM/SIGDA杰出博士论文奖、2017年ASP-DAC十年最具影响力论文奖。主要从事可重构计算等计算机体系结构的设计自动化研究。
报告题目:布尔逻辑匹配与工艺映射技术
报告摘要:逻辑综合的工艺映射是数字EDA流程的重要步骤,将工艺无关的布尔逻辑电路合成功能等效的ASIC标准单元网表或者FPGA查找表网络。本讲座将介绍工艺映射的割枚举和布尔匹配等基础算法,并讨论针对双输出门电路的割枚举方法、以及基于敏感度的布尔匹配等进展。
钱炜慷,长聘副教授,上海交通大学
讲者简介:钱炜慷,上海交通大学密西根学院长聘副教授,博士生导师,上海交通大学人工智能教育部重点实验室成员。他2006年于清华大学自动化系获学士学位,2011年于美国明尼苏达大学电子与计算机工程系获博士学位。其研究方向为面向新型计算范式的计算机辅助设计和数字电路设计。他曾获领域顶级会议国际计算机辅助设计大会(ICCAD)最佳论文提名两次以及欧洲设计、自动化与测试大会(DATE)最佳论文提名一次。现任IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems副主编,曾任2021亚太区设计自动化会议(ASPDAC)程序委员会秘书。现为国际电气与电子工程师协会(IEEE)高级会员。
报告题目:面向新型计算范式的逻辑综合
报告摘要:随着后摩尔时代的来临,为进一步提升电路性能、降低电路能耗,并克服深纳米尺度器件涨落带来的可靠性降低,一些新型计算范式正在被探索。其中,最具代表性的新型计算范式包括近似计算和随机计算。近似计算通过人为在电路中引入少量错误,来换取电路面积、延时和功耗的降低。由于它扩大了电路所实现的目标函数的可选范围,大大提升了电路优化的空间。随机计算则是一种从数据编码角度发生本质变化的计算范式。不同于传统的二进制计算,它利用序列中1出现的概率来编码数值,从而通过在概率域上的计算来实现目标函数。由于近似计算和随机计算与传统数字计算有着本质上的不同,这对电路综合提出了新的问题。本报告将介绍近似计算和随机计算的相关背景,并深入介绍一些用于综合近似计算电路和随机计算电路的方法。
黄宇,EDA首席架构师,华为海思
讲者简介:黄宇,华为半导体科学家,海思EDA首席架构师和EDA实验室主任。在加入海思之前,他是Mentor Graphics的Sr. Key Expert。他的研究兴趣包括VLSI SoC测试、ATPG、压缩、诊断、良率分析、机器学习和AI芯片。他在美国爱荷华大学获得电子和计算机工程博士学位。他拥有70多项专利,并在著名IEEE期刊和国际会议上发表了140多篇论文。他是IEEE的高级会员,曾担任DAC、ITC、VTS、ATS、ETS、ASPDAC、NATW以及其他许多测试领域的国际会议和国际研讨会的程序委员会成员。他也是中国复旦大学微电子学院的兼职教授。
报告题目:测试综合基础及在工业界的应用
报告摘要:测试综合EDA工具使用集成电路测试技术帮助芯片设计人员自动完成可测试性设计、测试数据生成、芯片故障诊断等,用于支持芯片的生产测试和良率提升。该讲座将介绍测试综合的基础知识和在工业界的应用,涵盖扫描设计、自动测试生成(ATPG)、测试压缩、层次化可测试性设计、基于扫描的故障诊断和诊断驱动的良率分析、汽车电子和AI芯片测试等。
学术主任:
李华伟 研究员,中国科学院计算技术研究所
李华伟,CCF会士,CCF集成电路设计专委秘书长,中科院计算所研究员,IEEE Design & Test、IEEE TVLSI、JCST等期刊编委。主要从事EDA、数字电路测试、专用处理器设计自动化等方向研究。
罗国杰 长聘副教授,北京大学
罗国杰,CCF集成电路设计专委会的首届执行委员和常务委员,北京大学长聘副教授,ACM TODAES期刊编委。曾获2013年ACM/SIGDA杰出博士论文奖、2017年ASP-DAC十年最具影响力论文奖。主要从事可重构计算等计算机体系结构的设计自动化研究。
时间:2022年12月16日-18日
线下地址(疫情允许的情况下):北京•中科院计算所十四层1401会议室(北京市海淀区科学院南路6号)
线上地址:报名交费成功后,会前一周通过邮件发送线上会议号。
报名须知:
1、报名费:CCF会员2800元,非会员3600元。食宿交通费用自理。根据交费先后顺序,会员优先的原则录取,额满为止。疫情期间,根据政府疫情防控政策随时调整举办形式(线上线下同步举办、线上举办),线上线下报名注册费用相同。
2、报名截止日期:12月14日。报名请预留不会拦截外部邮件的邮箱,如qq邮箱。
3、咨询邮箱 : adl@ccf.org.cn
缴费方式:
在报名系统中在线缴费或者通过银行转账:
银行转账(支持网银、支付宝):
开户行:招商银行北京海淀支行
户名:中国计算机学会
账号:110943026510701
请务必注明:ADL132+姓名
报名缴费后,报名系统中显示缴费完成,即为报名成功。
报名方式:请选择以下两种方式之一报名:
1、扫描(识别)以下二维码报名:
2、点击报名链接报名:https://conf.ccf.org.cn/ADL132
相关阅读:ADL135《智能语音交互技术》开始报名-线上线下同步举办